频率合成器的基本工作过程的VCO频率的稳定过程：当VCO处于正常工作状态时，输出一个固定的频率。若某种外界因素如电压、温度导[插图]致频率升高，则分频输出的信号为，比基准信号f1高，鉴相器检测到这个变化后，输出电压减小，使变容二极管两端的反偏电压减小。这使得变容二极管的结电容增大，振荡回路改变，输出频率降低。若外界因素导致频率下降，整个控制环路则执行相反的过程。VCO频率的变频过程：上面说明的是怎样使VCO电路输出的频率稳定。那怎样使VCO电路的频率能改变呢？一般来说，f2与f1具有如下关系：f2=Nf1，显而易见，只要改变预置分频器的预置数N，就可以改变输出频率f2值，实现多种频率的合成。频率综合器可提供高功率的输出信号，适合需要驱动高功率放大器或天线的应用，例如雷达和广播发射机。福建20GHz频率综合器主机
一种降低小数分频杂散的聪明的做法是利用一个可变参考频率。该技术基于一个小数N分频综合器的杂散的位置是其特定分频比和输出频率的函数的原理。因此，对于一个给定的输出频率，可以通过改变参考频率和相应的分频比的方式来移动（然后过滤掉）一个不想要的杂散。这涉及到频率规划，因此需要一个额外的频率综合器（用作参考频率）。此外尽管减小了分频比，其依然可能大到影响PLL性能。Anapico始终秉承瑞士制造的精神，坚持为用户提供精密的产品，主要产品包括射频微波信号源、相位噪声分析仪、频率综合器等，并在量子物理，5G通信、雷达和卫星等射频微波领域为用户提供测试测量解决方案。 福建20GHz频率综合器主机在精密测量和科学研究领域中，频率综合器可用于提供高稳定性和低抖动的参考信号。
虽然DDS工作频点接近直流，但根据奈奎斯特原理，其比较高频率只能到时钟频率的一半。虽然可以工作在高于奈奎斯特区，但是性能下降非常快。另一个严重的问题是由于DDS技术中固有的许多因素导致的较高杂散，例如数位截取、量化和DAC转换误差。DSS的形式可以是完全集成的芯片或可以使用单独的现场可编程门阵列（FPGA）和DAC芯片来实现。后者可将数字部分限制在FPGA内部，因此隔离了EMI引起的杂散。如今FPGA有足够的能力来建立相当复杂的多核相位累加器和索引表，由数位截取导致的杂散电平可忽略不计。结果主要的杂散源通常是由于DAC的非线性和量化噪声引起的。
提到相位噪声性能，综合器设计师主要依靠100MHz恒温晶体振荡器（OCXO）技术。如今商用OCXO的输出在10KHz和100MHz偏移量达到-170至-176dBc/Hz（甚至更好）。如果频率综合器电路是“理想”的话，在10GHz可实现-130或-136dBc/Hz的相位噪声。虽然没有理想电路，所有当前的发展方向是力求理想。10MHz的OCXO的表现在较低的频率偏移（100Hz以下）时更好。此外，它的短期稳定性也优于100MHz振荡器。因此，综合器的设计通常将其输出到锁定10MHz参考频率。同样高频振荡器（如SAW和DRO）在100KHz及其以上频率偏移量上有更好的表现24-29。一个组合参考源包含几个彼此锁定的振荡器，可在任何频率偏移上实现比较低的相位噪声。通过使用蓝宝石谐振腔或者光学方法的高Q值振荡器可以进一步提高性能30-33。 频率综合器模块通常用于无线电、通信、雷达、卫星导航、测试测量等领域中。
随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求．晶体振荡器的高准确度和高稳定度早已被人们所认识，成为各个电子系统的必要部件．但是警惕振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一要求。为了正确理解、使用与设计频率合成器，应对它提出合理的技术指标。频率合成器的使用场合不同，对它的要求也不尽相同。大体上讲，有如下几项主要技术指标：频率范围、频率间隔、准确度，频率稳定、成本、功能、频率转换时间等等。 频率综合器可以用来做什么？福建便携式单通道频率综合器主机
频率综合器模块可以通过调制输入信号的频率来产生调频信号、调幅信号等。福建20GHz频率综合器主机
传统上综合器是为了在其工作频率范围内产生一个连续信号。其振幅在一定范围内随频率变化。然而，较新的设计带来更多的如振幅均衡和控制功能。输出电平可以采用开环控制（查表）或更复杂的闭环自动电平控制（ALC）方案来校准和控制。此外，现在工业界需要更复杂的包括传统的模拟调制（幅度、频率、相位和脉冲）到复杂的矢量形式，如IQ调制的波形。这些调制功能连同振幅控制和谐波抑制现在不仅可以制作成笨重的测试和测量信号发生器，也可以制作成较小的模块形式。主要性能特点（如相位噪声、杂散和切换速度）正在逐步接近那些测试和测量信号发生器。福建20GHz频率综合器主机
